Ret-10 R10

99 日本国特許庁(JP)

10 特許出願公開

四公開特許公報(A)

昭63-300310

@Int,Cl,4	識別記号	庁内整理番号	③公别	昭和63年(198	(a) 10 E 7 F
G 06 F 1/04 G 11 C 11/34 H 03 K 5/00 // H 03 K 19/096	3 5 4	7157-5B C-8522-5B Z-7631-5J Z-8326-5J審査請求			

8発明の名称 集積回路

②特 顋 昭63-94385

優先権主張 Ø1987年5月20日 9米国(US) 到052,623

砂発 明 者 ドナルド・エム・ウオ アメリカ合衆国、テキサス州、オーステイン

ルターズ・ジュニア ルトーフ、1730、ナンバー・302

砂発 明 者 ジギー・バロー アメリカ合衆国、テキサス州、オースティン ディープ・

サークル、6909・エイ

⑪出 顋 人 アドバンスト・マイク アメリカ合衆国、カリフオルニア州、サニイベイル ピ

ロ・デイパイシズ・イ イ・オウ・ボックス・3453、トンプソン・プレイス、901

ンコーポレーテッド

砂代 理 人 弁理士 深見 久郎 外2名

明 (和)書

1. 発明の名称

杂碛回路

2. 特許請求の範囲

(1) 第1の外部クロック信号を受信するように接続される入力パッドと、

前記第1のクロック信号に応答して内部システムクロック信号を発生するための入力クロック発 生器手段と、

前記入力クロック発生器手段を選択的に可能化 または不能化するための手段と、

前記内部システムクロック信号を受信するよう。 にかつ他の集積回路に前記内部システムクロック 信号を供給するように接続される入力/出力パッ ドと、

前記内部システムクロック信号に応答して、前記入力クロック発生器手段が可能化されると第1の内部位相クロック信号と第1の内部位相クロック信号に相続的である第2の内部位相クロック信号とを発生するための内部クロック発生器手段と

を含み、

前記入力/出力パッドは前記入力クロック発生 数手段が不能化されると第2の外部システムクロック信号を受信するようにさらに接続され、さらに

前記内部クロック発生器手段は前記第2の外部 システムクロック信号に応答して、前記入力クロック発生器手段が不能化されると前記第1および 第2の内部位相クロック信号を発生する、集積回 路。

- (2) 前記入力クロック発生器手段が入力および出力を有する入力クロック発生器回路と入力 および出力を有するクロック発生器ドライバ回路 とを含む、請求項1に記載の集積回路。
- (3) 取記入力クロック発生器回路はその入力が削記入力パッドに接続され、さらに前記クロック発生器ドライバ回路はその入力が前記入力クロック発生器回路の出力に接続されかつその出力が削記入力/出力パッドに接続される、請求項2に記載の集積回路。

- (4) 前記内部クロック発生器手段が内部クロック発生器回路を含む、請求項1に記載の集積回路。
- (5) 前紀入力クロック発生器手段を選択的 に可能化または不能化するための前記手段がクロック出力可能化回路を含む、請求項1に記載の集 種回路。
- (6) 前記第1の外部クロック信号がTTL レベルクロック信号である、請求項1に記載の集 数回路。
- (7) 前記内部クロック信号がCMOSレベルシステムクロック信号である、請求項6に記載の集積回路。
- (8) 前記第2の外部クロック信号が共通の CMOSレベルシステムクロック信号である、請 求項7に記載の集積回路。
- (9) 前記内部クロック信号かまたは前記第 2の外部クロック信号のいずれかに応答するタイ ミング回路手段をさらに含む、請求項1に記載の 集積回路。

ルシステムクロック信号を受信するようにさらに 接続され、さらに

前記内部クロック発生器手段は前記共通の外部 CMOSレベルシステムクロック信号に応答して、 前記入力クロック発生器手段が不能化されると前 記第1および第2の内部CMOSレベル位相クロック信号を発生する、集額回路。

- (11) 自己クロッキング構成で接続される 頻数個の集積回路をさらに含み、その結果集積回 路の1つがTTレベルクロック信号に応答して 内部CMOSレベルシステムクロック信号を生じ、 さらに残余の集積回路が内部CMOSレベルシス テムクロック信号に応答する、請求項10に記載 の集積回路。
- (12) 共通の外部クロック構成で接続される複数個の集積回路をさらに含み、その結果前記複数個の集積回路の各々が共通の外部CMOSレベルシステムクロック信号に応答する、請求項10に記載の集積回路。
- 3. 発明の詳細な説明

(10) 外部TTLレベルクロック信号を受信するように接続される入力パッドと、

前記TTLレベルクロック信号に応答して内部 CMOSレベルシステムクロック信号を発生する ための入力クロック発生器手段と、

前紀入力クロック売生器手段を選択的に可能化 または不能化するための手段と、

前記内部CMOSレベルシステムクロック信号を受信するようにかつ他の集被回路に前記内部システムクロック信号を供給するように接続される入力/出力パッドと、

前記内部CMOSレベルシステムクロック信号に応答して、前記入力クロック発生器手段が可能化されると第1の内部CMOSレベル位相クロック信号と第1の内部CMOSレベル位相クロック信号に相談的である第2の内部CMOSレベル位相クロック信号とを発生するための内部クロック発生器手段とを含み、

前記入力/出力パッドは前記入力クロック発生 容手段が不能化されると共通の外部CMOSレベ

発明の背景

この発明は一般に集積回路とともに使用するためのタイミングまたはクロックキング回路に関するものであり、特に、外部TTLレベルクロックのであり、特に、外部TTLレベルクロックのである。とき合む集積回路に関するものである。

高雄マイクロプロセッサおよび他のディジタルシステムの動作で必要とされる種々の型の論理機能を実現する際の使用に利用可能であるいくかの群の論理回路が存在する。たとえば、従来のトランジスタトランジスタ論理(TTL)においては2、2は11よび「D」に対応する論理値は通常は2、Dボルトよりも大きい底レベル電圧とにより表わされる。他方、相補形金属酸化物半導体(CMO

S)論理回路はそれぞれの2进「1」および「0」状態に対し5ポルトないし0ポルトのより大きな電圧がない。したがって、これら電圧とを実施する。したがって、エれら電圧と変換を実施するのにインターフェイスすなおが必要となる。さらに、これら種々の要の論理回路はマイクロプロセッサの動作において異なる。そのような種々の強要で何度も使用されら同体のクロック信号を必要とする。結果として、TTL前型回路に対するTTLレベルクロック信号のような異なるクロック信号が同様に互換性がない。

それゆえ、TTLレベルクロック信号とCMOSレベルクロック信号の間で所要の互換性を得るためにそれらの間にインターフェイス回路を設けることがまた一般に必要となる。しかしながらこの方法は、変換が必要となるごとに伝播運延が増加し、システムクロックに関連して測定されると

きに出力信号遅延および入力データ「保持時間」のような領域において集積回路性能を現たすという不利を被る。TTLレベルクロック信号で連絡する別の間面は、それらがスキューになりがちである、すなわちクロックパルスの衝撃係数が50%オンタイムおよび50%オフタイムとは異なり、それによりそれの動作性能に影響を及ぼすことである。

それゆえ外部TTLレベルクロック信号に応答してそれ自身が使用しかつ他の集積回路が使用するための内部CMOSレベルシステムクロック信号のなど、内部CMOSレベルシステムクロック信号のいずれがCMOSレベルシステムクロック信号のいずれが使用するための内部CMOSレベルシステムクロック信号のいで、放倒してそれ自体が使用するための内部CMOS位相クロック信号を発生する内部クロック信号にいてあるう。その結果として、高速準作が追求されているの保護を必要が受ける。

発明の振要

したがって、この発明の一般的な目的は、外部 TTLレベルクロック信号と外部CMOSレベル システムクロック信号の両方と互換性がある集散 回路を提供することである。

この発明の目的は、外部TTLレベルクロック 信号に応答してそれ自体が使用しかつ他の集積回 路が使用するための内部CMOSレベルシステム クロック信号を発生するための入力クロック発生 器回路を含む集積回路を提供することである。

この発明の別な目的は、内部CMOSレベルシテムクロック信号かまたは外部CMOSレベルシステムクロック信号のいずれかに応答してそれ自体が使用するための内部CMOS位相クロック信号を発生するための内部クロック発生器回路を含む集積回路を提供することである。

これら日禄および目的に従えば、この発明は入 カパッド、入力クロック発生器回路、入力/出力 パッド、可能化回路、および内部クロック発生器 回路を含む集積回路の提供に関連する。入力パッ

ドは外部TTLレベルクロック信号を受信するよ うに後続される。入力クロック発生器回路はTT しレベルクロック信号に応答して内部CMOSレ ベルシステムクロック信号を発生する。可能化図 路は入力クロック発生器回路を選択的に可能化お よび不能化するために使用される。入力/出力パ ッドは内部CMOSレベルシステムクロック信号 を受信するように接続される。内部クロック発生 **各回路は内部CMOSレベルシステムクロック信** 号に広答して、入力クロック発生毒手段が可能化 されると、第1の内部CMOSレベル位相クロッ ク信号と第1の内部CMOS位相クロック信号に 対し根値的である第2の内部CMOSレベル位相 クロック信号とを発生する。入力/出力パッドは また入力クロック発生器回路が不能化されると外 部CMOSレベルシステムクロック信号を受信す るように接続される。内部クロック発生器回路は 外部CMOSレベルシステムクロック信号に応答 して入力クロック発生器が不能化されると第18 よび第2の内部CMOSレベル位相クロック信号

を発生する。

この発明のこれらおよび他の目的および利点は、 同じ参照番号が全体を通して対応する部分を示す 添付の図面に関連して続まれると、次の詳細な説 明からより十分に明らかとなるであろう。

好ましい実施例の説明

 て出力パッドとして凝能している。TTLレベル クロック信号C1が与えられていないと、バッド 3は別な集積回路デバイスから外部CMOSレベ ルシステムクロック信号C3を受信するために使 用される。この状態で、パッド3は入力パッドと して機能している。CMOSレベルクロック信号 C2およびC3は0ポルトと5.0ポルトの間で 名目の電圧の揺れを有し、さらに50%の衝撃係 数で8から35MHzの間の典型的な動作局波数 を有する。こうしてわかるように、CMOSレベ ルクロック信号はTTLレベルクロック信号の2 分の1の周波数で動作される。しかしながら、T TLレベルクロック信号はCMOSレベルクロッ ク信号として8ないし35MHzの同一周波数で 動作され很ることが理解されるべきである。さら に、TTLクロック信号は典型的には50%衝撃 係数からいずれの方向へもスキューされ得ること が理解されるべきである。

外部TTLレベルクロック信号C1を受信する入力クロック発生器回路10を含む。発生器回路10を含む。発生器回路10はレベル変換を実施し、ライン13でのその出力で50%衝撃係数でTTLレベルクロック信号を内部発生CMOSレベルシステムクロック信号C2はクロック発生器ドライバ回路14の入力に送られ、このドライバ回路14はこのクロック信号C2を増幅するために使用され、それをライン15を介して出力バッド3に送る。

集積回路デバイス8は、その入力がライン9により入力パッド2に接続されて制御信号 C 4 を受信するクロック出力可能化回路 1 2 をさらに含む。出力可能化回路 1 2 は制御信号 C 4 に広答し、ライン7で出力信号を発生してクロック発生器ドライバ回路 1 4 を選択的に可能化または不能化する。パッド2 に与えられた制御信号 C 4 がハイレベルにあると、ライン7上の出力信号は発生器ドライバ回路 1 4 の動作を可能化するであろう。パッド

2に与えられた制御信号C4がローレベルにあると、ライン7上の出力信号はドライバ回路14の動作を不能化するであろう。ドライバ回路14が可能化されると、内部発生CMOSレベルシステムクロック信号C2はドライバ回路14を介して他の集積回路デバイスが使用するようにそれを伝送するための入力/出力パッド3に送られる。

集積回路デバイス8は、その入力がライン15 上のノードAに接続されてドライバ回路14が可能化されると内部発生CMOSレベルシステムクロック信号C2を受取るか、あるいはドライバ回路14が不能化されると外部CMOSレベルシステムクロック信号で3を受信する、内部クロックを登回路16にかって、内部クロック発生器回路16は動作のモードに依存するシステムクロック信号C2かC3のいずれかに応答する。発生器回路16は、ライン20で第1の内部CMOSレベル位相クロック信号は15に相ú的である第2の内部CMOSレベル位相クロ ック信号 # 2 を生じるように機能する。位相クロック信号 # 1 および # 2 は同じ集数回路チップ 8 内に設置される他の内部回路により使用される。

集製回路デバイスBは、システムクロック信号 C2かC3のいずれかもまた受信するタイミング 回路18をさらに含む。タイミング回路18は同 じ集積回路チップに配置される他の集積回路が使 用するためのタイミング信号をライン19で発生 するために使用される。

動作の第1のモードでは、ドライバ回路14が可能化され、TTLレベルクロック信号 C 1 が入力パッド1に与えられる。この状態では、発生器回路10の出力は、入力/出力バッド3に内部発生 C M O S レベルシステムクロック信号 C 2 を供給して他の集装回路16とタイミング回路18の入力を直接的に駆動するために使用される。動作の第2のモードにおいては、ドライバ回路14は不能化され、外部 C M O S レベルシステムクロック信号 C 3 は入力/出力パッド3 に与えられる。

クロック発生器回路16および/またはタイミン グ回路18を駆動するために使用される。集積回 路1C2ないしICNに設置される売生器回路1 6は、CMOSレベル位相クロック信号ゅ1およ びゅ2を生じて、同じ対応するチップに配置され る他の集積回路を駆動するために使用される。思 い出されるだろうが、集積回路ICIもまた、同 じCMOSレベルシステムクロック信号C2を受 信する内部クロック発生器回路16を育し、さら にCMOSレベル位相クロック信号の1およびの 2を生じてチップIC1内に設置される他の内部 回路を駆動するために使用される。それゆえ、ラ イン26上のCMOSレベルクロック信号C2ま たはC3と種々のチップ上の内部クロック(CM OSレベルシチムクロック信号ゅ1、ゅ2および ライン19上の信号)との間には最小の遅延しか 存在しなくなり、その理由は各チップがそれ自体 の内部クロック発生器16を含んでそれぞれの位 相クロック信号申1および申2を生じるからであ る。この自己クロッキング構成においては、集積 この状態では、外部CMOSレベルシステムクロック信号C3は内部クロック発生器回路16とタイミング回路18の入力を駆動するために使用される。

第2回では、自己クロッキング構成で接続され る複数個の銀粒回路ICI、IC2、…ICNが 示されている。集積回路1C2ないし1CNの各 々は第1図の集積回路チップすなわちデバイス8 と全く同一に構成されて、パッド1、2および3 を有するかまたはシステムクロックパッド3のみ を有する。集数回路IC1はそのパッド1がライ ン24上の外部TTLレベルクロック信号C1を 爻信するように挟続される。集裁回路IC1は入 カクロック発生器回路10を有して内部発生CM OSレベルシステムクロック信号C2を生じ、こ の信号C2はそれのパッド3からライン26へ送 り出される。他の集費回路IC2ないしICNの 各々はライン26を介してそのパッド3でCMO Sレベルシステムクロック信号C2を受信し、こ の信号C2は各チップに設置される対応する内部

回路1 C 1 上のパッド 2 は可能化される唯一のパッドとなることが認められるであろう。他の残余の集積回路1 C 2 ないし I C N は各々そのパッド 2 が接地電位に接続されてそのクロック出力可能 化回路1 2 を不能化する。

ここで第2回の自己クロッキング構成の程々の 点で現われる波形を例示する図面の第5回(A) ないし(E)を参照する。外部TTLレベルクロックは号で1はライン24を介して典数回路IC 1のパッド1に与えられ、それは第5回(A)に示されている。内部発生CMOSレベルシステム・クロックは号C2は集数回路IC1のパッド3とライン26上で生じられる。このクロックは号C2は第5回(C)に例示されている。テップIC 1、1C2ないしICNの各々での内部CMOS 位相クロックは号ゅ1およびゅ2はそれぞれ第5 回(D)および第5回(E)に描かれている。

第3図において、共に共通の外部クロック構成で接続される複数側の集積回路IC1、IC2ないしICNが示されている。再び集積回路IC1、

ここで第3図の共通の外部クロック構成の種々の点で残われる故形を例示する図面、第6図(A)ないし(C)を参照する。共通の外部CMOSレベルシステムクロック信号C3はライン28を介して集積回路の各々のパッド3に与えられ、それは第6図(A)に例示されている。チップ1C1、

ク出力可能化回路12、クロック発生器ドライバ回路14、内部クロック発生器回路16およびタイミング回路18の額々のプロックは種々の形式を呈し得るが、その適当な回路が第4回に例示されている。この辞細な概略回路図は先の説明から見て当環者には自明のことと思われ、したがって各プロックの動作についての評細な検討は不要で

あると思われる。

1C2ないし1CNの各々での内部CMOS位相

第1図の入力クロック発生器回路10、クロッ

クロック信号は1およびは2はそれぞれ第6図

(B)および第6図(C)に扱かれている。

先の詳細な説明から、この発明が外部TTLレベルクロック信号に応答して内部CMOSレベルシステムクロック信号を発生するための入力クロック信号を発生するためのステムクロック信号かまたは外部CMOSレベルシステムクロック信号のいずれかに応答して内部CMOS位相クロック信号を発生するための内部クロック発生器回路とを含む集積回路を提供することがこ

うしてわかる。この発明の集額回路は、外部クロック信号と内部クロック信号の間の伝播遅延時間 が最小にされているので、高速動作を行なう。

この発明の好ましい実施例であると現在考えられているものが例示されかつ説明されてきたが、この発明の真の範囲から逸脱することなどにであることにであることがあることがあることがある。この発生の状況を適合されるである。この発生の状況を適合ないのでは、この発生のである。この発明はこの変更がない。それでは、この発明は、この発明には、一次を関すれた特定の特別には、一次を明は、この発明を含めて、この表達の特許の特別である。

4. 図面の簡単な説明

第1図はこの発明の原理に従って構成された集 数回路のプロック図である。

第2図は自己クロッキング構成で接続される、

第1図の複数偏の集積回路のプロック図である。

第3図は共通の外部システムクロック構成で接続される、第1図の複数個の集積回路のプロック 図である。

第4回は第1回の或るプロックで使用するのに 道する回路を示す機略図である。

第5図 (A) ないし (E) は第2図の回路構成の種々の点での波形である。

郊6図(A)ないし(C)は第3図の回路構成の種々の点での波形である。

図において、1および2は入力パッド、3は入力/出力パッド、10は入力クロック発生器回路、12はクロック出力可能化回路、14はクロック発生器ドライバ回路、16は内部クロック発生器回路、18はタイミング回路である。

特許出職人 アドバンスト・マイクロ・ディバ イシズ・インコーポレーテッド 代 理 人 弁理士 深 見 久 郎 川原元

(ほか2名)

